• ?首页?科技?正文

    拒绝数字游戏,英特尔10nm工艺+3D封装是如何捍卫摩尔定律的

    科技2019-04-2919

      [PConline 杂谈]从1983年起,英特尔只是全球最大的半导体公司了,不仅营收规模领先或多或少半导体公司,或者拥有地球上最先进的半导体工艺——没错,英特尔在半导体行业上的优势只是没法 逆天,直到2017年,三星超过英特尔成为第一大半导体公司,并在2018年蝉联第一。或者三星半导体做大主只是靠过去两年存储芯片的大涨价实现的,原本做大不要 长久,随着内存?#23548;?#21608;期的到来,或多或少或多或少今年英特尔又要重新夺回第一的宝座了——越容易得到的就越容易拖累,半导体原本可不可不可不可以 ?#38469;?#31215;累的行业是容不得浮夸的。

      英特尔在全球半导体领域的地位就共要游戏中的守关“Boss?#20445;?#25110;多或少半导体公司可能拿到击杀Boss的成就将是原本巨大的荣誉,或者通关游戏的玩家都知道击杀最后的Boss不要 容易,原本不小心就会被Boss秒杀,三星超越英特尔的成就现在就被英特尔夺回去了,先一步英特尔的目标只是捍卫摩尔定律,证明被委托人的制造工艺依然是全球最先进的,没法 之一,哪怕是10nm FinFET工艺也是要比其隔壁家的7nm工艺更先进。

      英特尔要想证明这件事只是容易,可能过去几年中,英特尔的制程工艺一个多多劲等待时间在14nm节点,被外国网友视频视频调侃为挤牙膏,而台积电。、三星可能先后量产了16/14、10nm及7nm工艺,单看制程工艺数字一?#20301;埃?#33521;特尔似乎可能落后了两代以上了,以致于广大外国网友视频视频都默认了英特尔工艺落后的现实。

      事实真的没法 吗?并总要,对英特尔工艺落后三星、台积电的?#29616;?#21482;是指在于不了解?#38469;?#32454;节的媒体及外国网友视频视频中,在半导体?#30340;冢?#30495;是大伙 看得人得人了英特尔在10nm工艺上的延期问題,但没法 人敢轻视英特尔的?#38469;酰?#33521;特尔在工艺及高性能架构上依然是领先的。

    ·都叫14nm工艺,?#38469;?#27700;平不要 一样

      英特尔是几时被人?#28216;?#24037;艺不再领先的呢?是在14nm FinFET这个 代上,在22nm节点上英特尔是全球第一家量产FinFET 3D晶体管工艺的,那原本台积电、三星还是28nm、32nm Bulk工艺,英特尔遥遥领先,不过2015年的原本三星、台积电也刚开始量产14nm FinFET及16nm FinFET工艺,看起来好像是追平了英特尔的14nm工艺,这也是“英特尔工艺落后”这个 说法的起源。

      但?#23548;是?#20917;表不要 没法 ,英特尔作为摩尔定律的提出者以及最坚定的捍卫者,一个多多劲是?#32454;?#36981;守半导体工艺微缩定律的,大伙 的14nm工艺并总要台积电、三星的14/16nm工艺可比的,后两家的工艺是在20nm工艺上改良的,实际工艺水平是有水分的。

      从?#38469;?#27700;平来看,英特尔的14nm工艺在栅极距(gate pitch)、鳍片间距(fin pitch)、金属栅距(metal pitch)等关键指标上总要遥遥领先于或多或少厂商的工艺的,或多或少或多或少在晶体管密度上英特尔的14nm工艺可不可不可不可不可以 达到?#31185;?#26041;毫米373000万个晶体管,而三星、台积电的工艺不可不可不可不可以 2900万、3003000万个晶体管/平方毫米,只比20nm工艺好或多或少。

      或多或少或多或少在这个 代工艺刚开始,三星的14nm工艺实际上应该是17nm工艺,台积电的16nm真是应该是叫19nm,制程工艺的命名可能变成了数字游戏,英特尔的14nm工艺密度是这两家的1.3倍多,优势很明显。

      此外,英特尔的14nm工艺也总要一成不变的,实际上从2015年到2017年可能发展出了三代14nm工艺——14nm、14nm+及14nm++,性能及功耗一个多多劲在改良,性能提升了26%,功耗降低了52%,这也是为这个 从Skylake避免器以来英特尔的酷睿避免器频率一个多多劲在提升,第一代14nm工艺的Skylake避免器酷睿i7-6700K的加速频率不过4.2GHz,最多4核8进程,而到了14nm++工艺的Coffee Lake避免器中,CPU核心数提升到了6核、8核,酷睿i9-9900K的单核、双核加速频率甚至达到了5.0GHz,这个 提升幅度在改?#21450;?#24037;艺中是无出其右的。

      可能英特尔针灸学会耍滑头,大伙 的三代14nm工艺完整性可不可不可不可不可以 学三星、台积电那样?#30452;?#21629;名为14nm、12nm、11nm工艺。

    ·制程工艺的数字游戏,三星、台积电带头坏了规矩

      英特尔在制程工艺竞争上为这个 “落后?#20445;?#19982;其说英特尔老?#20826;峽遥?#19981;如说台积电、三星狡猾,利用了媒体及外国网友视频视频对?#38469;?#30340;无知,当然英特尔在10nm工艺上的延期也给了大伙 的原本可能,把制程工艺变成了一场数字游戏,可能在20nm节点原本半导体工艺没法 难,对工艺节点的定义有了?#21046;紓?#19977;星、台积电才有把落后工艺改成先进工艺的可能。

      经不要 年的科普,现在的外国网友视频视频中或多或少或多或少人都知道了半导体工艺越先进,芯片的性能就越好,功耗还更低,核?#25343;?#31215;总要减小,或多或少或多或少芯片的产能会增加,由此带来成本的下降,或多或少或多或少半导体工艺越先进自然是越好的,台积电、三星只是抓住了原本的心理将自家工艺命名为更先进的工艺,在营销上占了?#25103;紜?/p>

      或者对半导体制程工艺的命名,不论是国际组织ITRS《国际半导体?#38469;?#34013;图》还是光刻机巨头ASML总要有?#32454;?#26631;准的,而英特尔是?#32454;?#36981;守国际规则的,但三星、台积电在最小栅极线宽上玩起了数字游戏,但英特尔院士Mark Bohr表示线宽仅仅代表工艺节点,但要衡量这个 工艺的?#27809;擔珿ate Pitch栅极间距、Fin Pitc鳍片间距、Fin Pitch最小金属间距、Logic Cell Height逻辑单元角度的参数更具参?#23478;?#20041;。

      为了更好地衡量半导体工艺?#38469;?#27700;平,英特尔院士Mark Bohr提出了新的定义标准,如上图所示,英特尔表示使用标准的NAND+SFF(扫描触发器)公式可不可不可不可以 更准确地估算逻辑晶体管的密度。

      不过台积电、三星显然是无需听英特尔建议的,大伙 可能从制程工艺命名的数字游戏中尝到好处,为什么在么在可能现在自废武功去削弱被委托人在市场营销上的优势呢?或多或少或多或少改变这个 问題的关键还是得靠英特尔早点甩掉10nm工艺。

    ·英特尔10nm工艺原本打俩:直面友商7nm工艺

      在10nm工艺上,英特尔是走过弯路的,主只是?#38469;?#25351;标定的太高,由于量产困难,或多或少或多或少进度是落后了,或者高指标的眼前 由于英特尔的10nm工艺?#38469;?#20248;势强大,它不仅比友商的10nmnm工艺更先进,比或多或少两家的7nm工艺只是遑多让。

      半导体工艺一般的微缩水平是0.7x,换算成面积原本只是新一代工艺的晶体管面积为前代的0.49x,也只是说晶体管密度翻倍只是正常的摩尔定律进化水平了,而在14nm节点上,英特尔实现了2.5倍的晶体管密度,在10nm节点上大伙 的步子更大了,实现了2.7x倍的晶体管微缩,比业界标准的2x水平高出或多或少或多或少。

      除此之外,TechInsight此前分析了英特尔首款10nm芯片酷睿i3-8121,发现10nm工艺使用了第三代FinFET立体晶体管?#38469;酰?#26230;体管密度达到了?#31185;?#26041;毫米1.008亿个(符合官?#21483;?#31216;),是目前14nm的足足2.7倍!

      另外,Intel 10nm的最小栅极间距(Gate Pitch)从70nm缩小到54nm,最小金属间距(Metal Pitch)从52nm缩小到36nm,同样远胜对手。

      事实上与现有或多或少10nm以及未来的7nm相比,Intel 10nm拥有最好的间距缩小指标。

    - BEOL后端工艺中首?#38382;?#29992;了金属铜、钌(Ru),后者是并有无贵金属

    - BEOL后端和接触位上首?#38382;?#29992;自对齐曝光方案(self-aligned patterning scheme)

    - 6.2-Track高密度库实现超级缩放(Hyperscaling)

    - Cell级别的COAG(Contact on active gate)?#38469;?/p>

      总之,在10nm工艺上英特尔的工艺?#38469;?#22312;性能、功耗、密度、核?#25343;?#31215;等方面依然是业界顶级水平的。

    ·10nm工艺遇到Sunny Cove架构:

      尽管有过延期,不过英特尔的10nm工艺可能选取在2019年量产了,这两年的进展也顺利多了。为了更好地发挥10nm工艺的优势,英特尔还推出了全新的内核架构Sunny Cove,可能用于10nm Ice Lake冰湖避免器?#23567;?/p>

      根据英特尔所说,SuunyCove架构主要改进是:

    ·增强的微架构,可并行执行更多操作。

    ·可降低延迟的新算法。

    ·增加关键缓冲区和?#25421;?#30340;大小,可优化以数据为?#34892;?#30340;工作负载。

    ·针对特定用例和算法的架构扩展。同类,提升?#29992;?#24615;能的新指?#30591;?#22914;矢量AES和SHA-NI,以及压缩/解压缩等其它关键用例。

      与14nm工艺的Skylake架构相比,Sunny Cove架构在前端解码及后端执行管线等微架构上都做了增强。

      在前端单元中,Sunny Cove的L1数据?#25421;?#20174;32KB增?#25317;?8KB,增加了3000%,L2?#25421;妗op?#25421;妗?#20108;级TLB?#25421;娑技?#22823;了。

      在执行方面,Sunny Cove的寻址单元从目前的原本增?#25317;?#19968;个多,执行单元的接口从8个增?#25317;?0个,L1 Store带宽翻倍。

      此外,Sunny Cove还提高了智能性,分支预测单元准确率更高,并改进了延迟。

      最后,Sunny Cove架构还在?#29992;堋?#23433;全等特定应用上做了加强,最早原本有爆料称7-Zip的解压缩性能提升了75%,整体性能非常值得期待。

    ·捍卫摩尔定律的又一大招:Foreros 3D封装

      在升级10nm工艺及Sunny Cove架构原本,英特尔这个 ?#20301;?#31085;出了更强力的杀手锏——Foreros封装?#38469;酰?#36825;是并有无3D封装?#38469;酰?#21487;不可不可不可不可以 根据可不可不可不可以 将不同工艺、不同架构的芯片单元整合到并肩,实?#20013;?#33021;与能效的灵活配置。

      根据英特尔所说,该?#38469;?#25552;供了极大的灵活性,可能设计人员可在新的产品特征?#23567;?#28151;搭”不同的?#38469;?#19987;利模块与各种存储芯片和I/O配置。并使得产品可不可不可不可以 分解成更小的“芯片组合?#20445;?#20854;中I/O、SRAM和电源传输电路可不可不可不可不可以 集成在基础晶片中,而高性能逻辑“芯片组合”则堆叠在顶部。

      英特尔预计将从2019年下三天刚开始推出一系列采用Foveros?#38469;?#30340;产品。首款Foveros产品将整合高性能10nm计算堆叠“芯片组合”和低功耗22FFL基础晶片。它将在小巧的产品特征中实现世界一流的性能与功耗带宽。

    总结:

      摩尔定律可能提出3000多年了,过去一个多多劲是指导半导体工艺发展的金科玉律,也是英特尔保持?#38469;?#39046;先的关键。在14nm到10nm工艺节点之间,英特尔真是遭遇了生产延期的考验,或者巨人的转身也是很可怕的,英特尔的10nm工艺?#38469;?#38750;常先进,以致于不仅完胜其隔壁家的10nm工艺,对阵大伙 的7nm工艺只是落下风。

      在10nm之外,英特尔还推出了Sunny Cove架构以及Foreros 3D封装?#38469;酰?#33521;特尔高级副总裁、边?#23548;?#31639;避免方案首席架构师及架构、图形避免方案总经理Raja Koduri此前表示英特尔在避免器、架构、存储、互连、安全和软件等一个多工程领域?#38469;?#29616;了创新。

    版权声明

    本文仅代表作者观点,不代表本站立场。
    本文系作者授权发表,未经许可,不得转载。

    河北20选5开奖结